# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-037425

(43)Date of publication of application: 07.02.1990

(51)Int.CI.

G06F 9/24 G06F 9/445 G06F 13/00

G06F 15/16

(21)Application number: 63-187527

(71)Applicant : TOSHIBA CORP

(22)Date of filing:


27.07.1988

(72)Inventor: OSAKI EIJI

### (54) DIGITAL SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To control combination on the operation among respective digital signal processing parts in accordance with processing contents by receiving a command from a host computer to successively read out a microprogram and successively transferring it to a designated digital signal processing part. CONSTITUTION: A signal processing part 22 consisting of one or plural digital signal processing circuits (for example, DSP) 221-22n is placed under a control bus 25 and is driven with a microprogram holding part 23 and a microprogram transfer part 24, and only processing sequence setting to the microprogram holding part 23 and the transfer part 24 is performed by a host computer with respect to the control of the whole of hardware. Status signals S1-Sn are outputted from digital signal processing parts 221-22n and each is sent to the microprogram transfer part 24 together. Thus, combination on the operation among digital signal processing parts is controlled in accordance with processing contents.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## 响日本菌特許庁(JP)

① 特許出願公開

#### 

@公開 平成2年(1990)2月7日 庁内整理番号 Sint. Cl. 5 識別記号 3 1 0 7361 - 5BG 06 F 9/24 9/445 7230-5B 305 13/00 6745-5B 420 15/16 420 K 7361-5B G 06 F 9/06 審査請求 未請求 請求項の数 1 (全5頁)

GQ発明の名称 デイジタル信号処理装置

②特 顧 昭63-187527

**匈出 顧 昭63(1988)7月27日** 

四発 明 者 大 崎 英 二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向

工場内

**⑪出 顧 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地** 

四代 理 人 弁理士 鈴江 武彦 外2名

明 钿 普

1. 発明の名称

ディジタル信号処理装置

2. 特許請求の範囲

### 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、例えばリモートセンシングや医用、あるいは産業計測等の分野で用いられる画像信号処理に利用され、多種のディジタル信号を高速処理可能なディジタル信号処理装置に関する。

(従来の技術)

汎用画像信号処理装置に用いられるディジタル信号処理装置(= D S P : Digital Signal Processor)は、それぞれ目的に応じた機能を有する複数のディジタル信号処理を得え、各島理をおれて、2 を必要を表すると、各島理を表現でであれる。 1 を表現である。 2 を表現である。 2 を表現である。 3 を表現である。 4 を表現である。 4 を表現である。 4 を表現である。 5 を表現である。 5 を表現である。 6 を表現できません。 6 を表現である。 6 を表れである。 6 を

このようなディジタル信号処理装置は、第4図に示すようにホスト計算機11の制御の下で、制御パス12を経由して、ディジタル信号処理部13を1個ないし複数個働かせるようになっている。尚、ディジタル信号処理部13には信号処理を実行させるマイクロプログラム保持用メモリを内部に具備する場合と、外部に持つ場合とがある。

ところで、上記ようなプログラマブルなディジタル信号処理手段によるディジタル信号処理英とには以下のような問題がある。

第1に、処理に応じてディジタル信号処理部13のマイクロプログラムを書き替える必要があるので、複数の処理をシーケンシャルに行う場合14とり 選出 はならず、データ処理時間の遅延を招く一因となる。第2に、複数個のディジタルは2日 人の選邦13で並列に信号処理させる 環合 合い まなり いつ プログラムを送ることができないため

#### [発明の構成]

### (課題を解決するための手段)

上記目的を達成するためにこの発明に係るデ ィジタル信号処理装置は、それぞれ内部にマイク ロブログラム保持機能を有し、保持したマイクロ プログラムに従って入力ディジタル信号を処理す る複数個のディジタル信号処理手段と、この複数 個のディジタル信号処理手段で処理すべき機能に 応じた複数のマイクロプログラムが予め保持され るマイクロプログラム保持手段と、このマイクロ プログラム保持手段で保持される任意のマイクロ プログラムを任意のディジタル信号処理手段に転 送するよう処理手順を設定した指令信号を送出す るポスト計算機と、このポスト計算機からの指令 信号を受けて前記マイクロプログラム保持手段か ら指定されたマイクロプログラムを順次統出して 指定されたディジタル信号処理手段に順次転送す るマイクロプログラム転送手段とを具備して構成 される。

(作用)

ロブログラムの転送時間がそのまま徴算され、同じくデータ処理時間の遅延を招く。第3に、ホスト計算機11が複数のディジタル信号処理部13を管理しているため、他の処理を行う余裕が乏しい。

#### (発明が解決しようとする課題)

以上述べたように従来のプログラマブルなディジタル信号処理手段を用いたディジタル信号処理手段を用いたディジタル信号処理装置では、マイクロプログラムを転送するのに時間を要するばかりか、複数個のディジタル信号処理部を制御するのが頻雑であるため、データ処理時間が遅延し、さらには他の処理実行の余裕がなくなってしまう。

そこでこの発明は上記の欠点を除去すべくなされたもので、複数のディジタル信号処理部のマイクロプログムを容易にかつ高速で交換することができ、これによって多種の信号処理を高速で並列処理可能で、ホスト計算機の負担を軽減でき、処理内容に応じて各ディジタル信号処理装置の組合わせを制御可能なディジタル信号処理装置を提供することを目的とする。

上記構成によるディジタル信号処理袋置では、 マイクロプログラム保持手段に複数のマイクロブ ログラムを保持することができので、ホスト計算 跳からディ ジタル 信号処理手段への転送時間を省 略され、或いは少なくともディジタル信号処理道 役での転送時間を省略することができる。また、 マイクロプログラム伝送手段により予め設定され た手順で任意のマイクロプログラムを任意のディ ジタル信号処理手段に送出できるので、ホスト計 算機の管理を省略できる。また、複数のディジタ ル信号処理手段を並列運転する際にも適切にこれ を制御できるので、同じくホスト計算機の管理を 省略できる。このため、ホスト計算機では、ディ ジタル信号処理起動後はディジタル信号処理装置 が独立して処理を行うので、別の処理を実行する ことが容易となる。

#### (実施例)

以下、この発明の一実施例を第1図及び第2図を参照して説明する。

第1図はその構成を示すもので、このディジタ

第2図に上記マイクロプログラム保持部28に対する転送部24の具体的構成を示すしてさらに詳述すると、まずマイクロプログラム保持部28のメモリとして、例えばRAM(読出し寄込みメモリ)を用いる。この場合、ホスト計算機21より必要なマイクロプログラムを事前にRAMに転送して保持させておく。ROM(読出し専用メモリ)を用いる場合は、適切なるマイクロプログラムに審込

ネル制御回路244 で構成される。

シーケンス制御情報保持用メモリ241 はホスト 計算機 21からのシーケンス制御情報 A を保持する ものである。シーケンス制御回路242 は、ホスト 計算機21から処理実行の起動コマンドを受けて、 メモリ 24! から登録番号順に制御情報Aを読取り、 その制御情報Aに従ってマイクロプログラム保持・ 郎23から指定されたマイクロプログラムを読出し、 チャンネル制御回路 244 を切替设定して指定され たディジタル信号処理回路にマイクロプログラム を転送する。この転送が終了すると、コマンド信 号発生回路248を起動してハードウェアに則した コマンド信号をそのディジタル信号処理回路に送 り、1群の転送処理を終える。すると、ディジタ ル 信 号 処 理 回 路 ( 2 2 1 ~ 2 2 a ) か ら ス テ ― タ ス 信 号 (Si~Sa) が得られるので、これを受収っ て次の登録番号の伝送処理を実行するようになっ ている。

上記構成において、以下その動作について説明する。

まれたROMを装着しておく。

ホスト計算機21では、どのようなディジタル信号処理をどのようなシーケンスで行うか、さらにどのようにディジタル信号処理回路を組み合わせて処理を行うかのシーケンス制御情報Aを生成し、つがラムを送部24のシーケンス制御情報保持用メモリ241に送り、マイクロブログラムを送路24のシーケンス制御回路242に送る。

シーケンス制御情報Aは、第3図に示すように、 処理の一群を示す登録番号A1、マイクロプログ ラムの転送先を指定する転送先アドレスA2、転 送するマイクロプログラムのバイト数A3、マイ クロプログラム保持部23内での転送マイクロプロ グラムの先頭番地を指示するメモリ内先頭アドレ スA4を信号処理顧に順次生成される。

マイクロプログラム転送部 2.4は、上記シーケンス制御回路 2.4.2 の他、コマンド信号発生回路 2.4.3 、チャン

まず、ホスト計算機 21でシーケンス制御情報 Aを作成し、これを制御パス 25を通じてシーケンス制御情報保持用メモリ 241 に入力した後、起動コマンド Bをシーケンス制御回路 242 に送る。シーケンス制御回路 242 は、起動コマンド Bを受けてメモリ 241 から登録番号 A 1 を読取り、登録番号 Mに転送処理を実行する。

一群の登録番号A1 において、シーケンス制御 回路242 は以下の手順で転送処理を実行する。

## 特期平2-37425(4)

、そのディジタル信号処理回路 221 に送り、 1 群の 転送処理を終える。

ディジタル信号処理回路 221 はマイクロブログラムの普換えが終了すると、ステータス信号 Si を免生する。このステータス信号 Si はシーケンス制御回路 242 はこのステータス信号 Si の入力後、次の登録番号の転送処理に移行し、登録番号 Ai が最大となるまで、つまり初期設定されたシーケンスが完了するまでこれを繰り返す。

したがって、上記構成によるディジタル信号処理装置は、マイクロプログラム保持部23に複数のマイクロプログラムを保持することができるので、ホスト計算機21からの転送時間を省略する(ROM使用時)か、少なくとも信号処理避程での転送時間を省略する(RAM使用時)ことができる。また、マイクロプログラム転送部により予め設定された手順で任意のマイクロプログラムを任意のディジタル信号処理回路に転送できる。さらに、復ホスト計算機21の管理を省略できる。さらに、復

良い。また、第1図において、ディジタル信号処理回路221~22n間、または外部のメモリ間をローカルバスで接続してもよいことは勿論である。

#### [発明の効果]

以上述べたようにこの発明によれば、複数のディジタル信号処理部のマイクロブログムを容易にかつ高速で交換することができ、これによって多種の信号処理を高速で並列処理可能で、ホスト・計算機の負担を軽減でき、処理内容に応じて各ディジタル信号処理部の運用上の組合わせを制御可能なディジタル信号処理装置を提供することができる。

### 4. 図面の顔単な説明

第1 図はこの発明に係るディジタル信号処理 禁縦の一実施例を示すプロック回路図、第2 図は 第1 図の主要部分の詳細な実施例を示すプロック 回路図、第3 図はシーケンス制御情報の例を示す メモリマップ、第4 図は従来のディジタル信号処 環装置の基本例を示すプロック回路図である。

., 21… ホスト計算機。 22… 信号処理部、221 ~


数のディジタル信号処理回路 221 ~ 22n を並列運転する際にも、チャンネル制御回路 244 が通切にこれを制御するため、同じくホスト計算機 21の管理を省略できる。以上のことから、ホスト計算機 21の管理を省略できる。以上のことから、ホスト計算機 21は、処理のシーケンスと、各ディジタル信号処理を指することが容易となる。

尚、上記実施例ではホスト計算機 21が制御バス 25上に配置されているが、バス 25下に専用のコントローラを置いても良い。また、画像処理装置に用いる場合には、必要に応じて画像等を保持するメモリを制御バス 25下に配置しても良い。また、ハード的に 1 ボード上に実現しても複数のボード上に実現しても良い。


また、第2図において、ディジタル信号処理回路が1個のみの場合は特殊なケースとしてシーケンス制御情報保持用メモリ241、シーケンス制御回路244 を省略しても

22a ーディジタル信号処理回路(DSP)、23ーマイクロプログラム保持部、24ーマイクロプログラム保持部、24ーマイクロプログラム転送部、241 ーシーケンス制御回路、248 ーコマンド信号発生回路、244 ーチャンネル制御回路、25ー・制御バス、A1ー・登録番号、A2ー・伝送先アドレス、A3ー・バイト数、A、・・メモリ内先頭アドレス


出版人代理人 弁理士 焓 江 武 彦



第 2 図



基 3 🔯



第4四